Samsung na veľtrhu Computex 2026 predviedol zaujímavú ukážku konštrukcie vrstvených pamätí HBM novej generácie. Vystavil rozmerný model, na ktorom si bolo možné detailne prezrieť, ako bude vyzerať usporiadanie pamäťových čipov novej generácie, pravdepodobne vychádzajúce zo štandardu HBM5.
Presné parametre pamäte Samsung neprezradil. Nevieme teda, koľko vrstiev čipov bude obsahovať, akú kapacitu ponúkne, na akej frekvencii bude pracovať ani akú pamäťovú priepustnosť dosiahne. Isté však je, že vývoj má vo všetkých týchto oblastiach priniesť pokrok oproti súčasnému lídrovi, pamätiam HBM4E. Teplo produkované čipmi preto bude predstavovať čoraz väčší problém, ktorý bude potrebné vyriešiť.
Práve na to bola ukážka zameraná: predstaviť inováciu, ktorou chcú inžinieri Samsungu účinne odvádzať teplo z čipov. Za bežných okolností teplo prechádza jednotlivými vrstvami čipov až na vrch pamäťového puzdra, odkiaľ ho odvádza chladenie akcelerátora AI. Môže ísť o pasívny chladič ofukovaný systémovými ventilátormi servera, kvapalinové chladenie alebo ponorné chladenie. Posledné menované zatiaľ nie je veľmi rozšírené, hoci vývoj v tejto oblasti prebieha už dlho. Účinnému odvodu tepla z vrstvených pamätí pomáhajú špeciálne teplovodivé stĺpiky označované ako HPB, teda Heat Path Block. Tie preberajú teplo z čipov a odovzdávajú ho chladiču alebo inej chladiacej ploche, ktorá môže byť umiestnená vedľa pamäťového puzdra alebo na jeho vrchu.
Vývoj sa sústreďuje na vrstvu D2D PHY, ktorá zabezpečuje spojenie medzi základným čipom pamäte HBM a GPU. S rastúcim počtom vrstiev pamäťových čipov a zvyšujúcou sa prenosovou priepustnosťou tu totiž exponenciálne rastie teplota aj výkonová hustota. Samotný návrh HBM5 by sa pritom už mohol vyrábať vlastným 2 nm výrobným procesom Samsungu. To by bol výrazný posun oproti 4 nm procesu používanému pri čipoch HBM4 a HBM4E.
Podľa Samsungu sa s rastúcim výkonom akcelerátorov AI a ďalšieho hardvéru pre umelú inteligenciu a s čoraz hustejšou integráciou jednotlivých komponentov stávajú odvod tepla, zvyšovanie efektívnosti spracovania dát a stabilita puzdra rovnako dôležitými ako samotný výkon pamäte. Všetky tieto faktory totiž prispievajú k zvyšovaniu výkonu pamäťového subsystému aj k zabezpečeniu jeho stability.
Podľa plánu vývoja, ktorý KAIST predstavil v roku 2025, by sa šírka pamäťovej zbernice HBM5 mohla zväčšiť na 4.096 bitov. To by umožnilo dosiahnuť pamäťovú priepustnosť približne 4 TB/s na jedno puzdro s vrstvenými pamäťovými čipmi. Spotreba takéhoto puzdra by však mohla dosahovať až 100 W, s čím sa nepochybne bude spájať aj značná produkcia tepla. Vývojári a výrobcovia pamätí HBM sa preto pripravujú na zvládnutie výziev, ktoré nové čipy prinesú. Už teraz vyvíjajú a testujú technológie a postupy, ktoré umožnia zvyšovať výkon, a súvisiace problémy riešia inovatívnymi technológiami, ako je spomínaná HPB.
Zaujímavé je, že Samsung túto technológiu už nasadil a overil pri čipoch HBM4E. Už teraz tak zbiera skúsenosti a zdokonaľuje návrh, aby bola technológia pri príchode HBM5 plne pripravená na nasadenie. Prvé vrstvené pamäte HBM4E prichádzajú v konfigurácii 12-Hi a výroba prvých vzoriek verzií s rýchlosťou 14 Gbps sa začala už v máji 2026. Neskôr pribudnú aj verzie s rýchlosťou 16 Gbps, vďaka ktorým bude môcť jedno puzdro s vrstvenými pamäťovými čipmi ponúknuť pamäťovú priepustnosť 3,6 TB/s.
