Najväčšiemu čínskemu výrobcovi pamätí DRAM sa v segmente planárnych čipov DRAM darí veľmi dobre. Konkurencii sa dokáže vyrovnať kapacitou aj rýchlosťou. Spoločnosť pred časom výrazne prekvapila trh, keď vyšlo najavo, že spustila aj skúšobnú výrobu vrstvených pamätí HBM3E. To by mohlo čínskemu odvetviu umelej inteligencie priniesť obrovské výhody. Vtedy ešte nebolo známe, aké konkrétne vrstvené pamäte CXMT vyrába. Chýbali údaje o kapacite aj rýchlosti a nebolo jasné ani to, akú výťažnosť sa jej darí dosahovať.
Podľa informácií, ktoré dostali juhokórejské médiá, má CXMT pri vrstvených pamätiach HBM3E značné problémy práve s výťažnosťou výroby. V oblasti technológie HBM pritom čínska spoločnosť zaostáva za špičkou odvetvia len o dve generácie. Zatiaľ čo poprední výrobcovia sa sústreďujú na vrstvené pamäte založené na štandarde HBM4E, CXMT sa snaží vstúpiť na trh s HBM3E.
Pri skúšobnej výrobe je prirodzené, že výťažnosť ešte nedosahuje požadovanú úroveň, keďže v tejto fáze ide predovšetkým o optimalizáciu a dolaďovanie procesov. Zdá sa však, že inžinieri spoločnosti stoja pred pomerne náročnými problémami. Výťažnosť sa momentálne pohybuje len okolo 25 %, takže z 20 vyrobených vrstvených pamätí HBM3E dosahuje použiteľnú kvalitu približne iba 5. To sa však dalo očakávať, pretože HBM si v porovnaní s planárnymi pamäťami DRAM vyžaduje oveľa zložitejšie výrobné postupy. Jednotlivé čipy treba ukladať na seba a spájať vertikálnymi prepojmi. Celý „sendvič“ potom komunikuje s príslušným GPU alebo FPGA cez základný čip, samozrejme s využitím kontaktov puzdra.
Nízku výťažnosť možno vysvetliť práve nedostatkom skúseností s TSV, teda vertikálnymi prepojmi. CXMT podľa dostupných správ používa na prepojenie čipov iba 3.000 TSV, zatiaľ čo Samsung pri vrstvených pamätiach štandardu HBM2 využíval približne 5.000 TSV a SK Hynic prepojil vrstvy pamätí HBM3 pomocou viac než 8.000 TSV. V prípade CXMT počet 3.000 naznačuje, že sa spoločnosť pokúša v jednom puzdre navrstviť „len“ 8 čipov DRAM, čo je pri pamätiach HBM3E bežná konfigurácia. Zároveň to naznačuje, že spoločnosť v blízkej budúcnosti určite neprejde na konfiguráciu 12-Hi. Tá síce prináša výrazný nárast kapacity, no bezchybne navrstviť 12 čipov je ešte náročnejšie. Pri zložitejšom návrhu by tak výťažnosť nedosiahla ani 25 %.
Na hodnotenie úspešnosti prvého pokusu CXMT v segmente HBM je zatiaľ priskoro. Spoločnosť totiž môže rýchlo nájsť riešenia týchto problémov a zvýšiť tak výťažnosť výroby. Pri bežných čipoch DRAM dosahuje výťažnosť okolo 90 %, takže v prípade pamäťových čipov DDR5 zaostáva za Samsungom len o 2–3 %. Technológia HBM je však pre TSV podstatne zložitejšia, a preto sa sériová výroba vrstvených pamätí HBM3E od CXMT s veľkou pravdepodobnosťou bude môcť rozbehnúť až s odstupom niekoľkých mesiacov.
